Ｋ２さんの雑記

■ 600MHzでのデータ転送

今回の仕事の一つの技術的なトピックは、「シリアルA/Dを使う」ということだった。私の作っている製品では、10bit〜12bit/40〜60MHzのA/Dコンバーターを数十個使うのだが、今まではデータ取り込みはパラレルバスを使って、40〜60MHzで転送していた。これなら普通のCMOSレベルで、まぁ高速といえば高速だが、普通に作れば問題なく動作するものができる。その代わり、データバスが一つのA/Dにつき10本から12本、これが数十個あるので、ものすごい数のデータバスが必要になる。

データバスが動くと、基板の絶縁部を漏れる電流が流れ、A/Dのフロントに回り込んでノイズになる。これが、アナログ・デジタル混在システムの永遠の課題だと言われてきた。

今回は、これを解決、いや少なくても改善できる案を採用した。それがシリアルA/Dである。1CHのA/Dから出力されるデータ線は一本だけ。この一本を使ってデータをシリアルに変換して送る。転送レートは12bit/50MHzで600MBPSとなる。普通のCMOSでは600MHzの転送はきついので、この信号線にはLVDSという差動ラインを使用する。差動ラインを使うと、ここに流れる電流はお互いに逆を流れるので、漏れ電流や漏れ電磁界打ち消しあう効果が期待できる。これでノイズが減るはずだ。

シリアル化されているので、受けではこれを600MHzでサンプリングして、パラレル化しなければならない。５年前なら夢の技術。これが今では、安売りされているFPGAでできる。その代わり、FPGAの限界性能を引き出す必要がある。かなり高度な技だ。

机上の計算だけで実験をせずに一発で試作したので、採用を決めた自分はびくびくものだった。もしこれがうまく行かなければ、へたすりゃ首が飛ぶ。こういう時でもなんとかなるやろうと考えられる私は結構楽天家。

で、今週一週間は、その受けの部分の動作検証を行った。問題点はいくつかあったが、わりとすんなり600MHzでのデータ転送とパラレル化に成功した。成功するためには、デバイスの選定やFPGAを使いこなすためのスキルなど、問題になりそうな選択枝はたくさんあったが、まぁうまくいった方だろう。

後は、演算回路をちゃんと動作させればよいのだから、私の担当する部分の山は越えた。後はプロジェクトリーダーの任に戻ることになる。

しかし、やはり実務はよいね。まだ10年実務やりなさいと言われても、全くオッケーなんだがな〜。